This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

61-029140

(43) Date of publication of application: 10.02.1986

(51) Int. CI.

H01L 21/60

H01L 23/48

(21) Application number : 59-149497

(71) Applicant : HITACHI LTD

(22) Date of filing:

20. 07. 1984


(72) Inventor: SAITO KAZUO

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

URPOSE: To apply plural times of performance to Substrates of approximately the same size by forming the end terminal of an external terminal in a vacant terminal, and forming the chip operating terminal of other external terminal adjacent to other vacant terminal at the opposite side of the end vacant terminal.

CONSTITUTION: A chip select terminal 2b is formed adjacent to other vacant terminal 2c in opposite direction to an end vacant terminal 2a. When a current is flowed to the terminal 2b by controlling a current to the terminals 2b, 2c, only a semiconductor device 1 of lower end can be operated, and when a current is flowed to the vacant terminal 2c of the device 1, a current is flowed to a chip select terminal 3b of the device la of per stage.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩日本国特許庁(JP)

①特許出關公帛

多公開特許公報(A)

昭61-29140

@int_Cl.*
H 01 L 21/60

識別記号

厅內堅理番号

每公開 昭和61年(1986)2月10日

6732-5F 6732-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 半導体装置

ᡚ特 爾 昭59−149497

匈出 鄭 昭59(1984)7月20日

 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番助

69代 理 人 一弁理士 高橋 明夫 外1名

明 細 1

元明の名称 辛基件集団

佐杵論求の節例

1. パッケージの富富に実装可能な複数からなる。 報1 智極が配列形成され、放塞1 電極上方のパッケージ上面には、丁度1 ピッケずれて耐配無1 電 性と関数の第2 電振が影響され、構築されて影成されて影成で第2 電極どうしが電気的に接続されて影成されて影成されて影成されて多点でなる。 まび第2 電極どうしが電気のに接続されて形成されてなる系が使子を行する半準体験置でいるが、 数件部構子の一束機構されていないレットと電場のの1 または強極形成されている2 以上の他の空端子に積極として形成されている 2 以上の他の空端子に積極として形成されているチップ作動域子である半導体数数。

- 2. 辛毒体装置がスタティックランダムアクセス メモリであることを特徴とする特許請求の範囲第 1 項配載の単原体執行。
- チップ作動端子がチップセレクト端子であることを 俄とする特許銀水の転頭第1項または第

2 項記載の中導作禁御。

- 4. 半海体装置がタイナミックランダムアクセス メモリでもとことを特殊とする特許含素の範囲第 手権試験の学品体験者
- 5. すップ作動地子がロウソドレスセレクト端子 またはカラムアドレスセレクト端子であることを 毎年とする付許線県の範囲系工業または第6項記 載の半単体装置。

発明の詳細な説明

(技術分野)

本売頭は電子機器の性能向上に適用して有効な 技術に関するものである。

(背景技術)

電子機器の小型化に伴い、競+の高密度実験に 適した半導体装置が考案されている。その一つに、 いわゆるリードレスチップキャリア型半導体装置 (以下、LCC型半導体装置と配す。)がある。 このLCC型半導体装置はパッケージの外方に延 在された外部端子を値えていないため、2以上の LCC型率導体装置のパッケージを近接して実装 することができるので、電子機器の小製化に有効 なものである。

しかし、耐配したC型半導体装置は平面的実施 方柱であるため、パッケージサ柱より密度を上げ ることは不可能である。したがって、たとえば前 記してC型中導体整理が電子計算額のメモリーし SI(大機模集積回路)である場合をは、破電子計 算額の記憶容量をで作または3倍以上にするため には、少なくとも2倍または3倍以上の面積の実 には、少なくとも2倍または3倍以上の面積の実 には、が必要になり、それだけ設置全体を大型に しなければ副論容量を選抜俗に高めた電子計算器 を形成することができないという問題がある。

なお、100世半専件整備だついては、たとだけ遅動58年11月28日毎サイエンスフォーラム発行の「超し51デバイスハンドブッタ」第226ページ以下に説明されている。

(秦朝心目的)

本条明の目的は、電子機器の小型化に適用して 有効な技術を提供することにある。

★整明の目的は、装置の大きさをほとんど優え

製開曜G1- 20140(2)

ることなく、電子計算機の記憶容量を容易に複数 倍にすることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新版な特 他は、木明観響の記述および条付図面から明らか になるでもろう。

(祭明の語形)

本職において構示される発売のうち代表的なものの概要を簡単に説明すれば、次の通りである。

体装置を、そのパッケージ裏面の実装用電標を框 気的に接続された状態で取り付けて 2 以上の半期 体装置を集合使用する場合であっても、各半導件 熱理を独立して作動させることができることによ り、中間的に実装する場合に比べ、ほぼ同一寸法 の実施器板に複数値の特能を付与することが可能 となるため、前配目的を造成されるものである。

第1回は本発明による実施所1できる洋等件算 間の毎歳をその使用機械とともに側面図で示すも

本実施例の半線体験像1は、スタティックランダムアクセスメモリ(以下、5RAMと配す。)であり、そのパッケージがセラミックからなる、いわゆるしじじ豊半森井装置である。

静配半進体整度は、パッケージ裏面に関付実装 可能な電極を有し、パッケージ上面には裏面電紙 と同数の面付実装されうる電板が、丁度1ビッチ 左へずらして形成されており、かつ高端位の上面 と裏面に形成されている電板どうしを、パッケー シ側面のメクライズで運気的に接続して形成する 外部端子を備えてなるものである。また、前紀外 部端子のうち、右側の外部端子は搭載されている ペレット電気的に接続されていない変越ネシュで あり、立端の外部端子はデップセレクト(CRITE SE LECT) 結子(以下、CS端子と記す。)2 bで、 歳 US端子 2 b UT 立論の外部端子は空端子 2 c で ある。すなわち、前配CS端子 2 b 以来雑型菓子 2 c ご反対方面の色の主法子 2 x に禁機して形成 されているものである。

主実施路の半導件整置は、原り四に便想はで示すがく、同一の半導体整度1 m をその裏面電極で下登半導件整度1 m 上面電極に半円等の接合はを介して電気的に基準するように取り付けることにより、半導件整置1 カ上げ1 a をそれぞれ整立し、て作動をせることができるものである。

すなわち、CS 集下2 b かよび空空子2 c への 電流を制御してCS 菓子2 b の方に電流を推す場合は、下設の半導件設置1 のみを作動させること ができ、核半導体装置1の空罐子2 c の方に電流

特開昭61- 29140(3)

を控す場合は、上段の半連件整理! * のの名種子 3 bに電流を放すことになるため、上段の半導体 禁電のみを作動させることができることになる。

なお、上段の半界体装置! a を作動させる場合 の対価性子 3 ± の写進は、下段の空端子 2 a を介 して行われる。

以上裁判した如く、そつの空輪子をよおよびを たを形成することにより、独立して作動させるこ とか可能な半導体強敵をを設に重ねて実験できる ものである。

したがって、半導体装置が本実施制1のような 5 R A M である場合は、統領の大きさをはば原一 のままで配管容量が2倍の電子計算機を容易に提供することが可能となる。

Car Mark 9 3

第2回は大発明による実施例2である単単体装置の表稿をその使用類様とともに供属器で示すものである。

本実施例をの半導体装置1は、ダイナミックラングよフクセスメモリ(以下、DRAMと記す。

) であり、前記英雄術)とはは阿禄のしじら数年 選体装置である。

本実無例2の単類体製能においては、2つのデップ作動競子を有し、この2つの鑑子が協動して 数半導体整理を作動させることができるものである。すなわち、定端の外部協子2(はロウアドレスセンク)(2014 ADDESSS SELECT) 遊子(以下、RAS 編子と記す。)であり、類RAS 編子2(む古芸に誘致して空流子2をが形成され、さらにお方向の外部場子2(はカラムアドレスセレクト (colons abbesess Select) 選子(以下、CAS 選子と記す。)であり、様に不ら第子2(のむ佐にがって、本実施例2においても、チップ作動調のでで、本実施例2におよびCAS 端子2(の空電子2をおよびCAS 端子2(またと反対方向で他の空電子2をおよび2(に接接して形成されている関係にある。

本実施研の単等体質量も、第2回に示すように 2番目わして取り付けても、それぞれ株立して作

動きせることができるものである。すなわち、RAS編子で「およびCAS嬢子で」に電性を使すことにでき、空様子ではおよびではなったといった。空様子ではおよびで」に電機を洗すことにより、結果としてトロの半単体監査しょのRAS編子を「およびCAS編子を「になったか、上配のみを行動させることが可能となる。その他は実施例」とほぼ同様であり、本実施資をものである。

(効果)

(1)、パッケージの恵面に複数の食物用策極が配列 形成され、被電極と電気的に接続されている電信 が終パッケージ上面に、夏面に形成されている電信 配電機と1度1ピッチずらして形成してなる升部 供予を提上でなる平等体整度であって、拡升部 供予を提上でなる平等体整度であって、拡升部 子の末端の帳子を搭載されているペレットと 能統されていない空端子とし、他の外部端子 のうち1または2以上のチップ作動帽子のそれで れた、1または関係形成されている2以上の他の 空端字に抵記ま総立権子の反対方向で関係をサイ 形成することにより、1の半温林装置のパッケー ジ上部の電磁に他の内一線能を帰えた半年体装置 を、そのパッケージ展開の電標に関係的に接続された状態で取り付けて2以上の半屏体装置を整立し 使用する場合であっても、各半導体装置を整立し て作動させることができるので、装置寸法をほぼ 関一のままで容易に複数値の性能を有する電子機 器を提供することができる。

四、前記田と同一の効果により、電子概器の大印な小型化が可能となる。

は、チップ作動端子がチップセレクト館子である 場合、前型印により、語医の大きさをはたんと数 えることなく2または3倍以上のSRAMを実装 することができるので、電子計算器の記憶容量を、 搾具に2または3倍以上にすることが可能である。 場、デップ作動端了かロウブドレスセレクト端子 およびカラムアドレスセレクト端子である場合、 前配線と前様に装置の人名でを表えることなく、 2または3倍以上のDRAMを個名た電子計算機 を提供することができる。

以上本発明者によってなされた発明を実施例に 益づき具件的に説明したが、本発明は劇紀実施例 に限定されるものではなく、その要旨を遊脱しない範囲で揺り変更可能であることはいうまでもない。

たとえば、半導件装置としてはSRAがよび DRAMであるメモリーしSIについて説明したが、これに混るものではなく、IまたはB以上のチップ作動囃子を有し、同様の使用が可能であるものであれば知得なるものにも連用できるもので


また、共部総子もパッケージ製品に形成された メタライズからなるものに限るものでなく、 同一 最終を発揮するものであれば、その形成場所およ び形状等は関わないものである。

きらに、デップセレクト第子の1つを末端空準 子と反対側の末端に形成したものについて示した が、その位置は関わないものであることはいうま でもない。

第1 関は本央明による実施関1の半洋体強度を その使用の態機とともに示す側面図、

第2回は本売明による充売前2の半等外要量を その使用の態機とともに示す機関図である。

代理人 弁理士 高 碼 簩



なむ、前記支遣器では2級に重ねて使用するものについて提明したが、これに取らず、チップ作動除予に誘題する空鳴子を2または2以上で形成することにより、3段または4段以上に重ねて使用することも当然にできるものである。

また、下段半級体験競の上面電機に上段の助血 電性を取り付ける方法としては、半円等の組合材 を用いる例を示したが、これに組るものでなく接 台部材を介して取り付けてもよいことはいうまで 5.700

(利用分野)

以上の説明では主として本発明者によってなど れた発明をその背景となった利用分野であるセラ ミックからなるLCC型半導体繁変に適用した場合について設明したが、それに際定されるもので はなく、たとえば、関機の使用が可能である様々 のパッケージからなる半導件装置であって、セラ ミック以外の材料からなるものであっても当然に 途用することができる技術である。

関菌の簡単な疑明

